Digital Autonomy for RISC-V in Europe (Specific Grant Agreement 1)

Informazioni relative al progetto

DARE SGA 1

ID dell’accordo di sovvenzione: 101202459

DOI

10.3030/101202459

Data della firma CE 18 Febbraio 2025

Data di avvio 1 Marzo 2025

Data di completamento 29 Febbraio 2028

Finanziato da

• Digital, Industry and Space

Costo totale

€ 239 995 859,50

Contributo UE

€ 102 262 283,43

Coordinato da

BARCELONA SUPERCOMPUTING CENTER CENTRO NACIONAL DE SUPERCOMPUTACION
Spain

CORDIS fornisce collegamenti ai risultati finali pubblici e alle pubblicazioni dei progetti ORIZZONTE.

I link ai risultati e alle pubblicazioni dei progetti del 7° PQ, così come i link ad alcuni tipi di risultati specifici come dataset e software, sono recuperati dinamicamente da .OpenAIRE .

Risultati finali

Documents, reports (4)

Data management plan

DMP

Communication and Dissemination Plan

Description of the communication and dissemination strategy, the activities to be undertaken to achieve this, and KPIs to monitor progress. Dissemination results will be reported in the periodic and final reports.

Off-the-shelf RISC-V SDV User Documentation
Functional Emulator SDV User Documentation

Pubblicazioni

Other (1)

Report on Maturity of LLVM's Fortran Support

Autori: Toda, Ferran; Ferrer, Roger
Pubblicato in: 2025
Editore: Zenodo
DOI: 10.5281/ZENODO.16960275

Conference proceedings (4)

Sisyphus: Cross-Layer Efficiency Across NVM Technologies in Compute-in-Memory Architectures

Autori: Ali Nezhadi, Odysseas Chatzopoulos, Mahta Mayahinia, George Papadimitriou, Mehdi Tahoori, Dimitris Gizopoulos
Pubblicato in: 2025 IEEE International Test Conference (ITC), 2025
Editore: IEEE
DOI: 10.1109/ITC58126.2025.00028

Evaluating ECC for Cache Reliability Under Multi-Bit Upsets: A Design Space Exploration

Autori: Foteini Kotsimpou, George Papadimitriou, Dimitris Gizopoulos
Pubblicato in: 2025 IEEE 31st International Symposium on On-Line Testing and Robust System Design (IOLTS), 2025
Editore: IEEE
DOI: 10.1109/IOLTS65288.2025.11117031

Accurate Analysis of Silent Data Corruptions in Programmable AI Accelerator Microarchitectures

Autori: Odysseas Chatzopoulos, Maria Trakosa, Dimitris Gizopoulos
Pubblicato in: 2025 IEEE 31st International Symposium on On-Line Testing and Robust System Design (IOLTS), 2025
Editore: IEEE
DOI: 10.1109/IOLTS65288.2025.11117132

vACE: Exploring the Design Space of Vector Processing Units for Soft Error Vulnerability

Autori: George-Marios Fragkoulis, Dimitris Gizopoulos
Pubblicato in: 2025 IEEE International Symposium on Workload Characterization (IISWC), 2025
Editore: IEEE
DOI: 10.1109/IISWC66894.2025.00023

Peer reviewed articles (3)

Towards RISC-V-based HPC: The Italian Pathfinding Activities in the DARE-SGA1 Project

Autori: Agosta G.; Aldinucci M.; Bartolini A.; Bellentani L.; Biagioni A.; Cesarini D.; Chiarini C.; Colonnelli I.; Delugas P.; Denisov L.; Frezza O.; Grangetto M.; Cicero F. L.; Lonardo A.; Martinelli M.; Maslov A.; Olivieri M.; Perticaroli P.; Pontisso L.; Rossi C.; Rossi D.; Saponara S.; Sciarappa A.; Simula F.; Reorda M. S.; Torquati M.; Vicini P.
Pubblicato in: 2025 28th Euromicro Conference on Digital System Design (DSD), 2026, ISSN 2771-2508
Editore: IEEE
DOI: 10.1109/DSD67783.2025.00057

Harpocrates++: Automated Functional Program Generation Against CPU Faults and Silent Data Corruptions

Autori: Nikos Karystinos, George-Marios Fragkoulis, Odysseas Chatzopoulos, Dimitris Gizopoulos, Sudhanva Gurumurthi
Pubblicato in: IEEE Micro, Numero 46, 2026, ISSN 0272-1732
Editore: Institute of Electrical and Electronics Engineers (IEEE)
DOI: 10.1109/MM.2025.3640385

Phoebe: Measuring the Unmeasurable—Demystifying Silent Data Corruptions in AI Accelerators Through Microarchitectural Modeling

Autori: Odysseas Chatzopoulos, Maria Trakosa, Harish D. Dixit, Sriram Sankar, Dimitris Gizopoulos
Pubblicato in: IEEE Micro, Numero 46, 2026, ISSN 0272-1732
Editore: Institute of Electrical and Electronics Engineers (IEEE)
DOI: 10.1109/MM.2025.3646859